Главная Обратная связь

Дисциплины:

Архитектура (936)
Биология (6393)
География (744)
История (25)
Компьютеры (1497)
Кулинария (2184)
Культура (3938)
Литература (5778)
Математика (5918)
Медицина (9278)
Механика (2776)
Образование (13883)
Политика (26404)
Правоведение (321)
Психология (56518)
Религия (1833)
Социология (23400)
Спорт (2350)
Строительство (17942)
Технология (5741)
Транспорт (14634)
Физика (1043)
Философия (440)
Финансы (17336)
Химия (4931)
Экология (6055)
Экономика (9200)
Электроника (7621)






Функционалды Виртуалды Прототип үлгісінің құрылуы



Жобаны жоғары деңгейде анықтау үрдісі – архитектураның, негізгі құраушылардың, чиптегі коммуникация архитектураларының тапсырмасы. Ол функционалды виртуалды прототип үлгісінің табиғатын анықтайды. Бұл жағдайда жоғары деңгейдегі жобалау және SystemC негізіндегі верификация (анықтау) бірін-бірі толықтырады және қатар (параллельно) орындалуы мүмкін.Берілген нәрсені анықтау (верификация) қажет; ал анықталған (верификация) нәрсені зерттеу және архитектурасының сәйкестігін тексеру қажет. Себебі, функционалдығы және өнімділігі бойынша өнімнің талаптарға сәйкес екендігіне көз жеткізу қажет. Біз бұл үрдістен екі жақтылықты көреміз. Жобалау кеңістігін зерттеу және функционалды верификация (анықтау) жобалау және верификацияның (анықтаудың) бір үрдісінің екі жағы болып табылады.

Әрине, жобалау және верификация (анықтау) жобалау үрдісінің детализация (талдап тексеру, тәптіштеу) деңгейінде бір-бірінен өзгешелене бастайды. Жобалау құраушыларды және коммуникация архитектурасын жүзеге асырушы деңгейіне дейін(мысалы, талдауға жарамды RTL кодына дейін)талдап тексеретін (детализирующий) итерационды үрдіс болып табылады. Функционалды верификация үлгісін (FVP –functional verification model) мұндай деңгейге дейін талдап тексеру міндетті емес. Мысалы, физикалық немесе талдауға жарамды RTL деңгейінде алдын-ала жүзеге асырылған кіріктірме микропроцессордың ядросы жағдайында FVP шегінде ядроның қолданылатын жоғары деңгейлі функционалды үлгісін конфигурациялау қажет болуы мүмкін. Мұндай үлгі ретінде процессордың нұсқаулар жинағын (instruction set simulation model - ISS) симуляциялайтын үлгі болуы мүмкін.

7.2-суретте біздің мысал ретінде алып отырған жобамыздың Функционалды Виртуалды Прототипі келтірілген.

7.2-сурет. ARM негізіндегі мысалымыздың Функционалды Виртуалды Прототипі

Виртуалды Прототип жобадағы негізгі құраушылардың SystemC үлгілерінің комбинациясы негізінде құрылған. Негізгі құраушылары: көп деңгейлі АНВ шиналары, жады құраушылары, шина көпірлері және LCD контроллері. Сондай-ақ процессордың функционалдығы ARM920Т ISS үлгісімен симуляцияланады (ARM920Т Instruction Set Simulator Model (ISS)). Мұндай ISS үлгісінің басқалармен салыстырғанда көптеген артықшылықтары бар. Мысалы, SystemC формасында қол жеткізуге болатын процессордың төменгі деңгейлі үлгісімен салыстыратын болсақ (RTL-деңгейіндегі):



· ол тікелей және түрлендірусіз ARM кодының құрастырылған немесе жинақталған ағындарын орындайды;

· ол басқаларға қарағанда жылдам. Процессорлардың ISS үлгісі RTL-деңгейіндегі үлгілерден 100-ден 10000 есеге дейін жылдамырақ. Себебі, олардан аппараттық бөлімдегі жұмыстың анық кескіні емес, тек функционалды дұрыстылық (корректность) қажет.

· ол ретке келтіретін бағдарламалармен тікелей байланысқан. Олар кейін берілген процессорға арналған бағдарламаларды өңдеуде қолданылады.

· ол SystemC-да жазылған жүйенің қалған бөліктерімен өзара әрекеттесе алады.

ISS үлгісін «транзакция деңгейіндегі» процессордың үлгісі ретінде қарастыруға болады. Онда жеке нұсқаулықтың дұрыс орындалуы негізгі транзакция болып табылады. ISS үлгісінің бірнеше түрі бар, олар уақыт нақтылығы бойынша және симуляция жылдамдығы бойынша ажыратылады. Біздің ARM мысалымызда тактіге дейін дәлдігі бар Cycle-Callable үлгісі қолданылады. Бірақ ARM Open SystemC бірлестігіндегі басқа компаниялармен бірге абстракцияның әр түрлі деңгейінде (мысалы, Programmer’s View – бағдарлама жасаушының деңгейінде және Programmer’s View with Timing – уақыт кідірістері бар бағдарлама жасаушы деңгейінде) стандартты «транзакция деңгейіндегі үлгілердің» (Transaction-Level Models – TLM үлгілердің) тапсырмаларымен жұмыс жасайды. [2]



Біздің мысалда ISS-ті барлық жүйемен байланыстыратын интерфейсті код ARM API негізінде құрылған. FVP мысалында орындалатын SW коды сонымен қатар соңғы нақты құрылғыда да немесе нақты құрылғыны көрсететін платадада (board support package - BSP) орындалуы мүмкін. Сөйтіп, FVP бағдарлама жасаушыларға нақты құрылғы шыққанға дейін бағдарламаларды құруға және мінетуге (отлаживать) мүмкіндік береді. Бұл, әсіресе, аппараттық-тәуелді SW (Hardware-dependent SW-HdS) кодын ретке келтіруде маңызды рөл атқарады. HdS кодын ретке келтіргеннен кейін талдап тексерілген (детализированный) процессор үлгілерінің (тактіге дейінгі дәлдігі бар) және толық жүйенің негізінде уақыттық кідірістерді жөндеуді бастауға болады.


Эта страница нарушает авторские права

allrefrs.ru - 2018 год. Все права принадлежат их авторам!